




# Procesor



**Jak działa procesor? Dlaczego ten niepozorny element komputera jest tak ważny? Co warto wiedzieć na jego temat? Ekspert odpowie na wszystkie te pytania**

**K**upując komputer, najwięcej czasu poświęcamy na wybór procesora. Interezuje nas głównie szybkość jego działania, której bezpośrednim wyznacznikiem jest częstotliwość zegara wyrażana w hercach (Hz). Procesor potocznie zwany sercem komputera, tak naprawdę jest jego mózgiem. To on właśnie, wykonując krok po kroku każdy program, w pełni zarządza naszym pecetem.

Najpopularniejszymi procesorami w domowych pecetach jest rodzina wywodząca się z procesora 8086. Należą do niej układy nie tylko firmy Intel (8086, 80286, 80386, 80486, Pentium, Pentium Pro, Pentium II, Pentium III, Pentium 4, Itanium), lecz również AMD (K5, K6, Duron, Athlon, Athlon XP) i jeszcze kilku innych producentów, na przykład VIA. Wszystkie one są kompatybilne programowo w dół. Oznacza to, że nowszy procesor może wyko-

nywać instrukcje przewidziane dla poprzednika.

## Zegar

Najbardziej charakterystycznym parametrem opisującym każdy procesor jest częstotliwość pracy zegara. Zegar pełni rolę dyrygenta koordynującego pracę elementów procesora. Wszystkie operacje są synchronizowane zegarem o określonej, stałej częstotliwości. Im częstotliwość jest większa, tym praca procesora jest wydajniejsza, gdyż może on wykonać więcej instrukcji w ciągu jednej sekundy.

Nowe procesory mają coraz szybsze zegary, jednak częstotliwości taktowania nie można zwiększać w nieskończoność. Maksymalna jej wartość jest uwarunkowana zastosowaną technologią produkcji procesora. Im mniejsze szerokości ścieżek tworzących strukturę procesora, tym większa maksymalna częstotliwość taktowania.

Efektom ubocznym zwiększania częstotliwości jest większe zużycie energii, wydzielanej w postaci ciepła. Częściowo można temu przeciwdziałać, stosując technologie umożliwiająca zasilanie procesorów niższym napięciem.

## Pamięć podręczna

Modele procesorów różnią się od siebie także ilością pamięci pod-

ręcznej (ang. cache) – wbudowanej w procesor. Taka pamięć jest niezbędna, gdyż dostęp do RAM-u, gdzie zapisane są kod programu i dane, z punktu widzenia procesora jest zbyt wolny. Pamięć podręczna jest znacznie szybsza od RAM-u i usprawnia działanie procesora.

Ideątem byłoby, gdyby rozmiar pamięci podręcznej odpowiadał wielkości pamięci RAM. Niestety, takie rozwiązanie jest skomplikowane i drogie. Dlatego procesory mają od kilkunastu do kilkuset kilobajtów pamięci podręcznej. Odpowiedni mechanizm zaszyty w procesorze dba o to, żeby jej aktualna zawartość odpowiadała najbardziej potrzebnym fragmentom pamięci RAM. Dzięki

-logiczne, i rozmiarem rejestrów ogólnego przeznaczenia. Rejestry te to specjalne struktury w procesorze, które służą do przechowywania tymczasowych wyników. Rozmiar rejestru określa się w bitach. Przykładowo określenie rejestr 16-bitowy oznacza, że może on przechowywać liczbę, do zapisu której potrzebne jest 16 bitów danych. W wypadku liczb całkowitych bez znaku jest to liczba z przedziału  $<0, 2^{16}-1>$ , czyli li od 0 do 65 535 włącznie.

W bitach określa się także szerokość magistrali systemowej, za pośrednictwem której procesor porozumiewa się z otoczeniem. To nią przesyłane są dane z i do pamięci RAM, jak i pozostałych urządzeń. Magistralę tworzy szyna danych i szyna adresowa. Szerokość to liczba bitów, które jednocześnie mogą zostać przesłane. W wypadku szyny danych jej szerokość jest wielokrotnością ośmiu bitów i jest częściowo uzależniona od typu procesora (8-, 16-, 32-, 64-bitowy). Od szerokości szyny adresowej zależy możliwość adresowania maksymalnego rozmiaru pamięci RAM. Dla szyny 20-bitowej możemy maksymalnie zaadresować  $2^{20}$  bajtów, co daje 1 MB RAM, a dla szyny 32-bitowej – 4 GB RAM.

## RISC, CISC, MMX

Rozmawiając ze znajomymi o procesorach, z pewnością niejednemu raz słyszeliśmy tajemnicze skrótów jak MMX, RISC czy SSE. Opisują one pewne cechy procesora związane z jego budową i możliwościami.

## **i** Rozmiar rejestrów

Procesor	Rozmiar rejestrów ogólnego przeznaczenia
8080	8 bitów
8086, 80286	16 bitów
80386, 80486, Pentium, Pentium Pro, Pentium II, Pentium III, Pentium 4, K5, K6, Duron, Athlon	32 bity
Itanium, Hammer	64 bity

temu w większości wypadków procesor odwołuje się do pamięci podręcznej, zamiast tracić czas na odczyt/zapis danych z/do RAM-u.

## Ile bitów?

Barczo często spotykamy się z określeniem – procesor 32-bitowy. Ma ono związek z maksymalnym rozmiarem danych, na których procesor potrafi wykonać elementarne operacje arytmetyczno-

Procesory możemy podzielić na dwa typy – CISC (ang. Complex Instruction Set Computer – komputer o rozbudowanym zestawie rozkazów) i RISC (ang. Reduced Instruction Set Computer – komputer o zredukowanym zestawie rozkazów). Procesory CISC to na przykład linia urządzeń 8086. Klasyczny CISC potrafi interpretować setki odmiennych rozkazów, które mogą mieć różny rozmiar. Rozkazy proce-

## **i** Szerokość ścieżek


Procesor	Technologia produkcji [um]
8086	2
286	1,4
386	1,5-0,8
486	0,8-0,6
Pentium, K5	0,8-0,35
Pentium MMX	0,28-0,25
Pentium II, K6	0,35-0,18
Pentium III, Athlon	0,25-0,13
Pentium 4, Duron	0,18-0,13

sora CISC są zazwyczaj dłuższe niż RISC-a – potrzeba więcej bitów, aby rozróżnić poszczególne komendy, których jest więcej.

Procesor typu RISC charakteryzuje się zminimalizowanym zbiorem rozkazów i zazwyczaj stałą długością instrukcji. Zaletą procesorów typu RISC jest prostsza budowa (muszą rozpoznawać mniej instrukcji) i większa prędkość działania. Łatwiej jest również wyposażyć je w możliwość równoległego wykonywania kilku rozkazów. Wadą jest mały zbiór instrukcji. Często jednemu, złożonemu rozkazowi procesora typu CISC odpowiada kilka instrukcji procesora typu RISC. Nowsze procesory z rodziny x86 (następcy 8086) są tylko zewnętrznie typu CISC (wykonują instrukcje procesora CISC). Tak naprawdę w środku znajduje się procesor RISC. Dzięki temu zachowując zalety procesora CISC (rozbudowany zestaw instrukcji, kompatybilność z poprzednikami) w prosty sposób zwiększono wydajność współczesnych procesorów.

Wraz z nadejściem Pentium MMX w świecie procesorów pojawiło się znacznie więcej skrótów – MMX, SSE, 3D Now! Oznaczają, że producent nauczył dany procesor rozpoznawać dodatkowe instrukcje. Ma to na celu zwiększanie jego wydajności w specyficznych zastosowaniach i nosi ogólną nazwę SIMD (ang. sin-

gle-instruction, multiple-data technology – technologia przetwarzania wielu danych za pomocą pojedynczej instrukcji). Przyspieszenie działania bierze się stąd, że w wypadku zastosowań multimedialnych bardzo często mamy do czynienia z sytuacją, gdy dokonujemy wielokrotnie tych samych operacji, ale na różnych danych. Wyposażając procesor w dodatkowe rejestry i instrukcje, można skrócić czas przetwarzania informacji poprzez jednoczesne wykonywanie takiej samej operacji na wielu danych. Różne nazwy (MMX, SSE) oznaczają różne zestawy instrukcji. Przyrost wydajności



FOT.: INTEL

jest jednak odczuwalny tylko w aplikacjach, które potrafią wykorzystać nowo powstałe rozszerzenia i korzystają z nowych instrukcji.

## Jak działa procesor?

Prześledźmy teraz sposób działania procesora. Jako przykład posłużmy flagowy model Intela – Pentium 4. Zastosowano w nim architekturę

## Zestawy dodatkowych instrukcji

Procesor	Rozszerzenia typu SIMD
Intel Pentium MMX	MMX
Intel Pentium II	MMX
Intel Pentium III	MMX, SSE
Intel Pentium 4	MMX, SSE, SSE2
AMD Duron	MMX, 3D Now!, (SSE – modele na jądrze Morgan)
AMD Athlon	MMX, 3D Now!
AMD Athlon XP	MMX, 3D Now!, SSE

NetBurst. Oznacza to, że przetwarzanie instrukcji następuje w trzech etapach. Początkowo instrukcja jest pobierana i rozkładana na tak zwane mikrooperacje. Te są wykonywane przez specjalnie do tego celu przeznaczone jednostki. Ostatnią fazą przetwarzania jest uporządkowanie kolejności wyników mikrooperacji.

Instrukcje i potrzebne dane są pobierane z pamięci RAM przez magistralę systemową do pamięci podręcznej drugiego poziomu. Następnie każda instrukcja jest pobierana i dekodowana przez jednostkę Fetch/Decode na jedną lub więcej mikrooperacji. Mikrooperacje są przechowywane w Execution Trace Cache. Mikrooperacje wykonywane są przez jednostki wykonawcze. Jednocześnie może być przetworzonych kilka mikrooperacji, przez co procesor pracuje znacznie szybciej. Procesor stara się wykorzystywać swoje zasoby możliwie efektywnie i czasami zaburza kolejność wykonania mi-

crooperacji. Może się zdarzyć, że wynik operacji, która występuje w programie później, zostanie obliczony wcześniej niż wynik poprzedniej operacji. Dlatego wyniki muszą zostać uporządkowane przez jednostkę Retirement. Gdyby nie zostały uporządkowane, wynik działania programu byłby niezgodny z tym, co chciał osiągnąć programista.

Niemal każdy program w dużej części składa się z fragmentów, które muszą być wielokrotnie wykonane. Dlatego ostatnio wykonane instrukcje są przechowywane w postaci ciągu mikrooperacji Execution Trace Cache. Dzięki temu istnieje duże prawdopodobieństwo, że wykonanie jeszcze raz tej samej instrukcji nie będzie wymagało ponownego jej pobrania i dekodowania. Podobna sytuacja występuje w wypadku danych. Najczęściej wykorzystywane dane są tymczasowo pamiętane w pamięci podręcznej.

PZ ■

## Co jest w środku Pentium 4

- **System Bus (magistrala systemowa)** – kanał komunikacyjny pomiędzy pamięcią i urządzeniami wejścia-wyjścia a procesorem. Szyna danych ma rozmiar 64 bitów (8 bajtów), szyna adresowa 36 bitów, przestrzeń adresowa  $2^{36} = 64$  GB. Magistrala jest synchronizowana częstotliwością 100 MHz. Określenie Quad-Pumped oznacza, że transfer danych następuje czterokrotnie podczas jednego cyklu magistrali. Maksymalna przepustowość magistrali wynosi więc  $8 \text{ bajtów} \times 4 \times 100 \text{ MHz} = 3,2 \text{ GB/s}$ .
- **Bus Unit** – blok odpowiedzialny za poprawną współpracę wewnętrznych mechanizmów procesora z szyną systemową.
- **L2 Cache + L2 Control Unit** – pamięć podręczna drugiego poziomu wraz z jednostką zarządzającą, rozmiar zależy od wersji procesora 256 lub 512 kB. Przechowuje dane i kod programu.
- **Fetch/Decode** – jednostka pobierania i dekodowania instrukcji. Jej zadaniem jest pobieranie instrukcji

i dekodowanie ich na tak zwane mikrooperacje ( $\mu\text{ops}$ ).

- **Execution Trace Cache** – bufor śledzenia wykonania rozkazów, odpowiednik pamięci podręcznej pierwszego poziomu, służącej do przechowywania kodu programu w poprzednich generacjach x86. Może zapamiętać do

12 000  $\mu\text{ops}$ . Dzięki temu, że bufor przechowuje już zdekodowane instrukcje, w chwili ponownego wykonania tego samego fragmentu programu nie jest konieczne ponowne tłumaczenie instrukcji na  $\mu\text{ops}$ .

- **Microcode ROM** – pamięć mikro kodu – niemodyfikowalna pamięć

zapisana na etapie produkcji układu, zawiera tłumaczenie bardziej skomplikowanych instrukcji na  $\mu\text{ops}$ .


- **L1 Cache** – pamięć podręczna pierwszego poziomu o rozmiarze 8 kB, przechowuje jedynie dane.

● **Execution** – moduł wykonawczy, interpretuje mikrooperacje. Składa się z kilku jednostek wykonawczych, które jednocześnie mogą wykonywać kilka  $\mu\text{ops}$ . W wyniku wykonywania  $\mu\text{ops}$  w kilku jednostkach prawidłowa kolejność pojawiania się wyników  $\mu\text{ops}$  może zostać zaburzona.

- **Retirement** – moduł przywracający prawidłową kolejność wyników mikrooperacji.

● **BTB (Branch Target Buffer)/Branch Prediction** – jednostka przewidywania skoków. Dynamiczny mechanizm wspomagający przetwarzanie instrukcji warunkowych. Umożliwia procesorowi przewidywanie wyniku instrukcji skoku warunkowego jeszcze przed jego wykonaniem.

- **Branch History Update** – uaktualnianie historii skoków.



Schemat blokowy – zasada działania procesora Pentium 4